主要内容
虚拟化输出端口优化
这个虚拟化输出端口优化允许您将进入根输出端口的信号存储为全局变量MAT文件记录选项并设置TLC变量FullRootOutputVector到0，都是嵌入式编码器的默认值®，消除与根输出端口关联的代码和数据存储。
在下面的框图中考虑这个模型。出口信号有出口全球存储类。
在默认情况下，增益块的输出被写入信号存储位置，出口信号。代码生成器不会为Out1块，它已成为虚拟块。
/*增益块：/Gain*/exportedSig=rtb\u PulseGen*VirtOutPortLogOFF\u P.Gain\u增益；
在您启用MAT文件记录或设置FullRootOutputVector=1，生成的代码将根输出端口表示为外部输出向量的成员。
以下代码片段是使用MAT文件记录已启用。输出端口表示为外部输出向量的成员病毒端口登录.增益块输出值被复制到出口信号和外部输出向量。
/*增益块：/Gain*/exportedSig=rtb\u PulseGen*VirtOutPortLogON\u P.Gain\u Gain；/*输出块： /Out1*/VirtOutPortLogON\u Y.Out1=exportedSig；
对于执行基准测试的较小模型，外部输出向量中的数据维护可能非常重要。
您可以强制将根输出端口存储在外部输出向量中（无论MAT文件记录)通过设置TLC变量FullRootOutputVector到1..添加声明
%分配FullRootOutputVector=1
到嵌入式编码器系统目标文件。或者，您可以从MATLAB输入赋值®使用设置参数命令，模型参数特朗普语，以及TLC选项-a。有关详细信息，请参阅指定用于代码生成的TLC和配置TLC.
有关如何在生成的代码中控制信号存储的更多信息，请参阅生成的代码如何存储内部信号、状态和参数数据和模型接口元素的C代码生成配置.
相关话题
您还可以从以下列表中选择网站：
