Addertropeline

此属性适用于基于框架的过滤器。它指定了架构在加法树的层次之间包含多少管道寄存器。这些管道阶段在添加延迟时增加了滤波器吞吐量。默认值是0。为了提高该体系结构的速度，推荐的设置是2。

管道阶段沿着包含受影响过滤器的模型中的路径引入延迟。当您启用此管道选项时，编码器会自动添加并行数据路径上的平衡延迟。

有关基于框架的过滤器体系结构的更多信息，请参见基于框架的体系结构。

AddPipelineRegisters

此属性适用于标量输入过滤器。当您启用此属性时，过滤器的默认线性加法器将作为管道树加法器实现。该体系结构在添加延迟时增加了滤波器吞吐量。默认值是off。

这following limitations apply toAddPipelineRegisters：

有关指示添加管道阶段位置的滤波器架构图，请参见HDL过滤器体系结构。

频道共享

您可以使用频道共享具有多通道过滤器的实现参数，以使频道之间共享单个过滤器实现，以进行更效率的设计。此参数是'上'or'off'。默认值为'off'，并且将为每个通道实现一个单独的过滤器。

看FPGA的多通道FIR过滤器(DSP System Toolbox)。

系数

这系数一世mplementation parameter lets you specify use of canonical signed digit (CSD) or factored CSD optimizations for processing coefficient multiplier operations in code generated for certain filter blocks. Specify the系数使用以下选项之一的参数：

HDL Coder™ supports系数for fully-parallel filter implementations. It is not supported for fully-serial and partly-serial architectures.

达鲁特分区

LUT的大小随滤波器的顺序呈指数增长。对于带有过滤器n系数，LUT必须具有2^N值。对于高阶过滤器，必须将LUT尺寸降低到合理的水平。为了减小尺寸，您可以将LUT细分为许多称为的LUTLUT分区。Each LUT partition operates on a different set of taps. The results obtained from the partitions are summed.

例如，对于160-TAP过滤器，LUT尺寸为(2^160)*Wbits, wherew是LUT数据的单词大小。将其分为16个LUT分区，每个分区都有10个输入（水龙头），总LUT尺寸降低到16*(2^10)*W位。

Although LUT partitioning reduces LUT size, more adders are required to sum the LUT data.

You can use达鲁特分区to enables DA code generation and specify the number and size of LUT partitions.

Specify LUT partitions as a vector of integers[P1 P2 ... PN]在哪里：

看HDL过滤器的分布式算术。

fl =尺寸（多相（HM），2）

p =多相（HM）;佛罗里达州一世= length(find(p(一世，:)））;

DARadix

DA的固有性质性质可以限制吞吐量。为了改善吞吐量，可以修改基本DA算法以一次计算多个位总和。同时计算的位总和的数量表示为两个称为两个的幂DA radix。例如，2个radix 2（2^1）表示一次计算一个位总和。一个4的radix（42^2）表示一次计算两个总和依此类推。

要一次计算多个位总和，将复制LUT。例如，要一次在2位执行DA（radix 4），将奇数位馈送到一个LUT中，并同时将其送入相同的LUT。与奇数位相对应的LUT结果在将其添加到对应于位的LUT结果中之前，将其左移。然后将此结果馈入缩放蓄积器，将其反馈值升至2个位置。

Processing more than one bit at a time introduces a degree of parallelism into the operation, improving speed at the expense of area.

You can useDARadix在DA中指定同时处理的位数。位的数量表示为n, which must be:

这default value forn是2, specifying processing of one bit at a time, or fully serial DA, which is slow but low in area. The maximum value forn是2^W， 在哪里w是过滤器的输入单词大小。该最大值指定完全平行的DA，该DA速度快，但面积很高。值n在这些极端之间指定部分串行DA。

看HDL过滤器的分布式算术。

FoldingFactor

FoldingFactor指定使用串行架构的IIR SOS滤波器中计算过滤器输出的时钟周期总数。这是互补的Nummultipliers。您必须选择一个或另一个财产；您不能两者都使用。如果您也不指定FoldingFactororNummultipliers, HDL code for the filter is generated with fully parallel architecture.

MultiplierInputPipeline

您可以使用此参数在乘数输入中生成指定数量的管道阶段，以用于FIR滤波器结构。默认值为0。

以下限制适用于MultiplierInputPipeline：

有关这些管道阶段在滤波器体系结构中发生的位置的图表，请参见HDL过滤器体系结构。

MultiplierOutputPipeline

You can use this parameter to generate a specified number of pipeline stages at multiplier outputs for FIR filter structures. The default value is 0.

以下限制适用于MultiplierOutputPipeline：

有关这些管道阶段在滤波器体系结构中发生的位置的图表，请参见HDL过滤器体系结构。

Nummultipliers

Nummultipliers指定具有串行架构的IIR SOS滤波器中用于过滤器实现的乘数总数。这是互补的FoldingFactorproperty. You must select one property or the other; you cannot use both. If you do not specify eitherFoldingFactororNummultipliers, HDL code for the filter is generated with fully parallel architecture.

reuseaccum

您可以使用此参数在串行HDL体系结构中启用或禁用累加器重复使用。默认值是完全并行体系结构。

For more information on parallel and serial filter architectures, seeHDL过滤器体系结构

SerialPartition

Use this parameter to specify partitions for a serial filter architecture. The default is a fully parallel architecture.

For more information on parallel and serial filter architectures, seeHDL过滤器体系结构。

This property is also used for Min/Max blocks with cascade-serial architectures. For how to configure Min/Max cascades, seeSerialPartition。