主要内容

终止未连接的块输出和注释块的使用

您可以按照这些指南推荐的建模实践，例如确保块输出终止，以及如何为HDL代码生成注释块。

每个指南都有一个严重性级别，表示遵从性需求的级别。要了解更多信息，请参见HDL建模指南严重级别．

终止未连接的块输出

打开脚本

指导ID

1.1.9

严重程度

强制性的

描述

如果您为具有未连接输出端口的子系统生成HDL代码，HDL Coder™将生成一个错误。对于未连接到下行逻辑的输出端口，请将其连接到《终结者》块。

这个模型说明了DUT0具有未连接输出端口的子系统Out2．

open_system (“hdlcoder_terminateout”）

如果您为该子系统生成HDL代码，HDL Coder™将生成以下错误:

在生成联合仿真模型时，请创建一个完全连接的子系统．

close_system (“hdlcoder_terminateout”）

您可以使用addterms函数将终止块添加到模型中未连接的端口。

load_system (“hdlcoder_terminateout”) addterms (“hdlcoder_terminateout”) open_system (“hdlcoder_terminateout”）

使用注释输出和注释穿过块

打开脚本

指导ID

1.1.10

严重程度

信息丰富的

描述

若要从模拟中排除模型中的块，而不从模型中实际删除这些块，请使用注释掉或通过评论．当你使用注释掉时，信号终止并接地。当你使用通过评论，信号就传递出去了。

在生成HDL代码时，可以使用此功能排除某些块，例如不支持HDL代码生成的块。金宝app

打开模型hdlcoder_comment_through_out．

open_system (“hdlcoder_comment_through_out”）

代码生成器支持在输出信号未使用时注释掉金宝app的块。生成的代码赋一个常量值0到输出端的信号。的Dut_CommentOut子系统包含被注释掉的块。

open_system (“hdlcoder_comment_through_out / DUT_CommentOut / Generated_CommentOut”）

当您生成代码时，此VHDL®代码生成用于DUT_CommentOut子系统表示赋给的恒定零值着干活．

体系结构rtl的生成的是
——Signals SIGNAL TmpGroundAtData_Type_DuplicateInport1_out1: signed(15 DOWNTO 0);——sfix16_En6
BEGIN——不支持的金宝app块
TmpGroundAtData_Type_DuplicateInport1_out1 <= to_signed(16#0000#， 16);
Out1 <= std_logic_vector(TmpGroundAtData_Type_DuplicateInport1_out1);
结束rtl；

代码生成器支持注释穿过的块。金宝app生成的代码将输入信号传递到输出。的Dut_CommentThrough子系统包含注释通过的块。

open_system (“hdlcoder_comment_through_out / DUT_CommentThrough / Generated_CommentThrough”）

生成代码时Dut_CommentThrough子系统，VHDL代码显示三机一体通过到着干活．

体系结构rtl的Generated_CommentThrough是
BEGIN——不支持的金宝app块
Out1 <= In1;
结束rtl；

另请参阅

建模指南