主要内容

通过使用自定义HDL代码DOCBLOCK

您可以使用一个或多个DOCBLOCK将自定义HDL代码集成到您的设计中。

何时使用DOCBLOCK用于集成自定义代码

如果要将HDL代码保存在模型中，而不是作为单独的文件，请使用DOCBLOCK集成自定义HDL代码。文字DOCBLOCK是您的自定义VHDL®或Verilog®代码。

您包括每个DOCBLOCK通过将其放置在黑匣子子系统中，然后将其放置在您正在测试的设计（DUT）中，其中包含自定义HDL代码。每个黑框子系统生成一个HDL文件。

自定义代码集成的替代方案

如果要将自定义的HDL代码与模型分开，例如自定义代码是知识属性（IP）或第三方供应商的库，请使用黑匣子子系统或者黑匣子型号参考。

采用DOCBLOCK集成自定义代码

  1. 在您的DUT中，在任何层次结构上，添加一个子系统堵塞。

  2. 为了子系统块，在“ HDL块属性”对话框中：

  3. 在子系统中，添加一个DOCBLOCK堵塞。

  4. 为了DOCBLOCK，在“ HDL块属性”对话框中：

    • 放建筑学到hdltext。

    • 放目标语言对您的目标语言Verilog或者VHDL。

  5. 在里面DOCBLOCK，输入您的自定义Verilog的HDL代码模块或VHDL实体。

    该语言必须与DOCBLOCK目标语言环境。

限制

  • 包含的黑匣子子系统DOCBLOCK不能成为顶级DUT。

  • 您可以在黑匣子子系统中最多有两个放映块。如果你有两个DOCBLOCK块，一个必须有目标语言设置VHDL另一个必须有目标语言设置Verilog。

    生成代码时，HDL Coder™从DOCBLOCK这与代码生成的目标语言匹配。

  • 当一个包含的黑匣子子系统DOCBLOCK被放置在另一个黑匣子子系统中，HDL编码器不会从中集成HDL代码DOCBLOCK在代码生成期间。

例子

这hdlcoderincludecustomhdlusingdocblockexample模型显示了如何将自定义VHDL和Verilog代码集成到您的设计中DOCBLOCK堵塞。

相关话题