虚拟化输出端口优化
的虚拟化输出端口优化允许您将进入根输出端口的信号存储为全局变量。清理MAT-file日志选项并设置TLC变量FullRootOutputVector
来0
,这两个都是嵌入式编码器的默认值®,消除与根输出端口相关的代码和数据存储。
考虑下面的框图中的模型。信号exportedSig
有exportedGlobal
存储类。
在默认情况下,增益块的输出被写入信号存储位置,exportedSig
.方法生成代码或数据着干活
块,这就变成了一个虚拟块。
/* Gain Block:/Gain */ exportedSig = rtb_PulseGen * VirtOutPortLogOFF_P.Gain_Gain;
在启用的情况下MAT-file日志或一组FullRootOutputVector = 1
,生成的代码将根输出端口表示为外部输出向量的成员。
生成以下代码片段MAT-file日志启用。输出端口表示为外部输出向量的一个成员VirtOutPortLogON_Y
.增益块输出值被复制到exportedSig
和外部输出向量。
/* Gain Block:/Gain */ exportedSig = rtb_PulseGen * VirtOutPortLogON_P.Gain_Gain;/* Outport Block: /Out1 */ VirtOutPortLogON_Y. /Out1 = exportedSig;
外部输出向量中的数据维护对于执行基准测试的较小模型来说非常重要。
您可以强制将根输出端口存储在外部输出向量中(与设置无关)MAT-file日志),通过设置TLC变量FullRootOutputVector
来1
.添加语句
%assign FullRootOutputVector = 1
到嵌入式编码器系统目标文件。或者,您可以从MATLAB中输入分配®命令行中使用set_param
命令,模型参数TLCOptions
,以及TLC选项——一个
.有关更多信息,请参见为代码生成指定TLC(金宝appSimulink Coder)和配置薄层色谱(金宝app仿真软件编码器)。
有关如何在生成的代码中控制信号存储的详细信息,请参见生成的代码如何存储内部信号、状态和参数数据和将存储类应用于单个信号、状态和参数数据元素.