程序工作流程

Command-line functions for code generation and configuration

职能

代码生成

`makehdl`	从模型，子系统或模型引用生成HDL RTL代码
`makehdltb`	从模型或子系统生成HDL测试台

配置

`hdlsetup`	设置HDL代码生成的模型参数
`hdlsetuptoolpath`	设置系统环境以访问FPGA综合软件
`hdlset_param.`	Set HDL-related parameters at model or block level
`hdlget_param`	指定的HDL块级参数的返回值为指定的块
`hdlsaveparams`	保存非默认块和模型级HDL参数
`hdlrestoreparams`	恢复模型的块和模型级HDL参数
`hdldispmdlparams.`	使用非默认值显示HDL模型参数
`hdldispblkparams`	使用非默认值显示HDL块参数

特性

expand all

试验台

`ClockHighTime`	Specify period, in nanoseconds, during which test bench drives clock input signals high (1)
`ClockLowTime`	指定期间，纳秒，在其中测试台驱动时钟输入信号低（0）
`ForceClock`	指定测试台是否强制时钟输入信号
`必须罚款`	指定测试台是否强制时钟启用输入信号
`ForceReset`	指定测试台是否强制重置输入信号
`GenerateCoSimBlock`	生成用于测试DUT的HDL Cosimulation块
`GenerateCosimModel.`	生成包含HDL Cosimulation块的模型，用于测试DUT
`GenerateSVDPITestbench`	Generate SystemVerilog DPI test bench
`HDLCodeCoverage`	在生成的测试台脚本中包含HDL代码覆盖开关
`HoldInputDataBetweenSamples`	指定在有效状态下保持源信号值的长度
`HoldTime`	指定输入信号的保持时间和强制复位输入信号
`IgnoreDataChecking`	指定抑制输出数据检查的示例数
`InitializeTestBenchInputs`	指定初始值驱动试验台的输入before data is asserted to DUT
`MultifileTestBench`	Divide generated test bench into helper functions, data, and HDL test bench code files
`SimulationLibPath`	指定已编译的Altera或Xilinx模拟库的路径
`仿真机`	Simulator for which the tool generates build-and-run scripts for the test bench and optional code coverage
`simulatorflags.`	指定模拟器标志以应用于生成的编译脚本
`testbenchclockenabledelay`	在复位复位和断言的复位和断言之间定义时钟周期中的经过时间
`testbenchdatapostfix.`	Specify suffix added to test bench data file name when generating multifile test bench
`testbenchpostfix.`	Specify suffix to test bench name
`TestBenchReferencePostFix`	指定附加到测试台代码中生成的参考信号名称的文本
`usefileiointestbench.`	指定是否使用数据文件来读取和编写测试台刺激和参考数据
`FPToleranceStrategy`	指定是否根据相对误差或ULP错误检查浮点公差
`FptoleranceValue.`	基于浮点公差检查设置输入公差值

脚本生成

`EdaScriptGeneration.`	Enable or disable generation of script files for third-party tools
`HDLCompileInit`	指定写入编译脚本的初始化部分的文本
`HDLCompileTerm`	指定写入编译脚本的终止部分的文本
`hdlcompilefilepostfix.`	将Postfix指定为生成的Mentor Graphics ModelsIm编译脚本的文件名
`HDLCompileVerilogCmd`	Specify command written to compilation script for Verilog files
`hdlcompilevhdlcmd.`	指定为VHDL文件编写到编译脚本的命令
`hdllintcmd.`	Specify command written to HDL lint script
`hdllintinit.`	指定HDL LINT脚本初始化名称
`hdllintterm.`	Specify HDL lint script termination name
`hdllinttool.`	Select HDL lint tool for which HDL Coder generates scripts
`hdlsimcmd.`	Specify command written to simulation script
`hdlsiminit.`	Specify text written to initialization section of simulation script
`HDLSimFilePostfix`	将PostFix指定为生成的Mentor Graphics Modelsim模拟脚本的文件名
`HDLSimTerm`	Specify text written to termination section of simulation script
`HDLSimViewWaveCmd`	Specify waveform viewing command written to simulation script
`hdlsynthcmd.`	Specify command written to synthesis script
`hdlsynthfilepostfix.`	将postfix指定为生成的合成脚本的文件名附加到文件名
`HDLSynthInit`	指定写入综合脚本的初始化部分的文本
`hdlsynthterm.`	Specify text written to termination section of synthesis script
`hdlsynthtool.`	Select synthesis tool for which HDL Coder generates scripts