重置设置
本节包含中的参数时钟设置部分HDL代码生成>全局设置“配置参数”对话框的窗格。使用这些参数，可以指定重置名称、是使用同步重置还是异步重置，以及重置是断言为活动高还是活动低。
复位类型
在为寄存器生成HDL代码时指定是使用异步重置逻辑还是同步重置逻辑。建议您指定复位类型作为同步当您使用Xilinx时®设备和异步的当你使用Altera时®装置。
设置
违约：异步的
-
异步的 -
使用异步复位逻辑。该复位逻辑独立于时钟信号对复位进行采样。
以下进程块，由单位延迟块，演示了异步重置的使用。当断言复位信号时，进程块执行复位，而不检查时钟事件。
Unit_Delay1_process: PROCESS (clk, reset) BEGIN IF reset = '1' THEN Unit_Delay1_out1 <= (OTHERS => '0');ELSIF clk'event AND clk = '1' THEN IF clk_enable = '1' THEN Unit_Delay1_out1 <= signed(x_in);如果;如果;结束过程Unit_Delay1_process;
-
同步 -
使用同步复位逻辑。这个复位逻辑就时钟信号对复位进行采样。
以下进程块，由单位延迟块，在执行重置之前检查时钟事件上升沿：
单元延迟1_进程：如果上升沿（clk）则进程（clk）开始，如果重置为“1”，则单元延迟1_out1<=（其他=>“0”）；ELSIF clk_enable='1'，则单元延迟1_out1<=已签名（x_in）；如果结束；如果结束；终端工艺装置\u延迟1\u工艺；
命令行信息
财产：重置类型 |
| 类型：特征向量 |
价值：“异步”|“同步” |
违约：“异步” |
要设置此属性，请使用hdlset_参数或makehdl. 要查看属性值，请使用hdlget_param.
例如，可以指定同步作为重置类型当您为symmetric_fir内部子系统固定的使用这两种方法中的任何一种进行建模。
将属性作为参数传递给
makehdl功能。makehdl（'sfir\u固定/对称\u fir'，…'ResetType'，'async'）
当你使用
hdlset_参数，您可以在模型上设置参数，然后使用makehdl.hdlset_param（'sfir_fixed'，'ResetType'，'async'）makehdl（'sfir_fixed/symmetric_fir'））
另见
重置断言级别
指定复位输入信号的断言或激活电平是激活高电平还是激活低电平。
设置
违约：活跃高
-
活跃高 -
指定复位输入信号的断言电平是高电平。例如，下面的代码片段检查是否
重置活跃前是高人口延迟管道注册:延迟_管道_进程：如果重置为“1”，则进程（时钟，重置）开始，然后延迟_管道（0到50）<=（其他=>（其他=>“0”）。
-
活跃低点 -
指定复位输入信号的断言电平为低电平。例如，下面的代码片段检查是否
重置是活跃低之前的人口延迟管道注册:延迟_管道_进程：如果重置为“0”，则进程（时钟，重置）开始，然后延迟_管道（0到50）<=（其他=>（其他=>“0”）。
附属国
如果您输入一个逻辑高值复位输入端口，要重置设计中的寄存器，请设置重置断言级别到活跃高. 如果将逻辑低值输入到复位输入端口，要重置设计中的寄存器，请设置重置断言级别到活跃低点.
命令行信息
财产：重置资产级别 |
| 类型：特征向量 |
价值：高电平的|“校验” |
违约：高电平的 |
要设置此属性，请使用hdlset_参数或makehdl. 要查看属性值，请使用hdlget_param.
例如，可以在为对象生成HDL代码时指定此属性symmetric_fir内部子系统固定的使用这两种方法中的任何一种进行建模。
使用
hdlset_参数在模型上设置参数。然后使用makehdl.hdlset_参数（'sfir_fixed'、'ResetAssertedLevel'、'active-high'）使hdl（'sfir_fixed/对称_fir'）
将属性作为参数传递给
makehdl功能。makehdl(‘sfir_fixed / symmetric_fir’、‘ResetAssertedLevel’,高电平)
另见
复位输入端口
在生成的HDL代码中输入重置输入端口的名称。
设置
违约：重置
在生成的HDL代码中输入重置输入端口名称的字符向量。
例如，如果使用“芯片复位”用于发电系统myfilter，生成的实体声明可能如下所示：
实体myfilter是端口（clk:IN-std_logic；clk_enable:IN-std_logic；chip_reset:IN-std_logic；myfilter_IN:IN-std_logic_vector（15到0）；myfilter_out:out-std_logic_vector（15到0））；结束myfilter；
如果指定VHDL®或Verilog®保留字，代码生成器附加保留字后缀字符串以形成有效的VHDL或Verilog标识符。例如，如果指定保留字信号，得到的名称字符串将是signal_rsvd.
附属国
如果为指定活动高重置断言级别，复位输入信号被断言为激活高电平。要重置实体中的寄存器，将输入值复位输入端口一定很高。如果为指定活动低电平重置断言级别，复位输入信号被断言为激活低电平。要重置实体中的寄存器，将输入值复位输入端口必须很低。
命令行信息
财产：重置输入端口 |
| 类型：特征向量 |
| 价值：目标语言中的有效标识符 |
违约：“重置” |
要设置此属性，请使用hdlset_参数或makehdl. 要查看属性值，请使用hdlget_param.
例如，可以指定同步作为重置类型当您为symmetric_fir内部子系统固定的使用这两种方法中的任何一种进行建模。
将属性作为参数传递给
makehdl功能。makehdl（'sfir\u固定/对称\u fir'，…'ResetInputPort'，'rstx'）
当你使用
hdlset_参数，您可以在模型上设置参数，然后使用makehdl.hdlset_param(“sfir_fixed”、“ResetInputPort”、“rstx”)makehdl(“sfir_fixed / symmetric_fir”)
另见
你也可以从以下列表中选择一个网站:
