Signal Conversion

Convert signal to new type without altering signal values

在页面中扩展全部

图书馆：
金宝appsimulink /信号属性
HDL编码器 /信号属性

描述

这Signal Conversion块将信号从一种类型转换为另一种类型。要选择要执行的转换类型，请使用输出参数或这些预先配置之一Signal Conversion堵塞s:

信号副本堵塞
To Virtual Bus堵塞
To Nonvirtual Bus堵塞

Ports

Input

展开全部

`port_1`— Input signal to convert
标量|向量|矩阵|N-D数组

Input signal to convert, specified as a scalar, vector, matrix, or N-D array.

数据类型：单身的|双倍的|一半|int8|int16|int32|INT64|UINT8|uint16|UINT32|Uint64|细绳|布尔|fixed point|enumerated|公共汽车

输出

展开全部

`port_1`— Converted signal
标量|向量|矩阵|N-D数组

输出signal is the input signal converted to the specified type.

数据类型：单身的|双倍的|一半|int8|int16|int32|INT64|UINT8|uint16|UINT32|Uint64|布尔|fixed point|enumerated|公共汽车

参数

展开全部

`输出`— Type of conversion
`Signal copy`（默认）|`Virtual bus`|`非虚拟巴士`

Specify the type of conversion to perform. The type of conversion that you use depends on your modeling goal.

建模目标	输出Option
Reduce generated code for a muxed signal. For an example involving金宝app^®CODER™software, see从子系统生成返回代码（金宝appSimulink编码器）。	`Signal copy`
将具有恒定示例时间的块连接到启用子系统的输出端口。	`Signal copy`
Save memory by converting a nonvirtual bus to a virtual bus.	`Virtual bus`
Pass a virtual bus to a modeling construct that requires a nonvirtual bus, such as aModel堵塞。	`非虚拟巴士`

这Signal copyoption is the default. The type of conversion that theSignal Conversion块使用Signal copy选项取决于输入信号的类型。

输入信号类型	Conversion That the Signal Copy Option Performs
Muxed (nonbus) signal	将其元素占据不连续的记忆区域的序列信号转换为矢量信号，其元素占据了连续的记忆区域。转换为MUXED信号的元素分配了一个连续的内存区域，并将不连续区域（由块输入表示）的值复制到每个时间步骤的连续区域（由块输出表示）。
公共汽车	输出s a contiguous copy of the bus that is the input to theSignal Conversion堵塞。

对于一系列总线输入信号，请使用Signal copyoption.

这Virtual bus选项将非虚拟巴士转换为虚拟总线。
这非虚拟巴士option converts a virtual bus to a nonvirtual bus.

程序化使用

Block Parameter:ConversionOutput

类型：角色向量

值：“信号副本”|'Virtual bus' | 'Nonvirtual bus'

默认：“信号副本”

Data type— Nonvirtual bus data type
继承：自动（默认）|公共汽车:

数据类型	`布尔`\|`双倍的`\|`enumerated`\|`fixed point`\|`一半`\|`integer`\|`单身的`\|`细绳`
Direct Feedthrough	`是的`
多维信号	`是的`
可变大小信号	`是的`
零交叉检测	`no`

CondientUntupputPipeline	Number of registers to place at the outputs by moving existing delays within your design. Distributed pipelining does not redistribute these registers. The default is`0`。For more details, seeCondientUntupputPipeline（HDL编码器）。
InputPipeline	Number of input pipeline stages to insert in the generated code. Distributed pipelining and constrained output pipelining can move these registers. The default is`0`。For more details, seeInputPipeline（HDL编码器）。
OutputPipeline	Number of output pipeline stages to insert in the generated code. Distributed pipelining and constrained output pipelining can move these registers. The default is`0`。For more details, seeOutputPipeline（HDL编码器）。

Signal Conversion

描述

Ports

Input

`port_1`— Input signal to convert
标量|向量|矩阵|N-D数组

输出

`port_1`— Converted signal
标量|向量|矩阵|N-D数组

参数

`输出`— Type of conversion
`Signal copy`（默认）|`Virtual bus`|`非虚拟巴士`

程序化使用

`Data type`— Nonvirtual bus data type
`继承：自动`（默认）|`公共汽车:`

依赖性

程序化使用

`从“减少块”优化中排除此块`— Exclude from block reduction optimization
`off`（默认）|`on`

程序化使用

模型示例

创建巴士信号的连续副本

将虚拟巴士转换为非虚拟巴士

将非虚拟巴士转换为虚拟巴士

Convert Muxed Signal to a Vector

Block Characteristics

扩展功能

C/C ++代码生成
使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成
Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

PLC代码生成
Generate Structured Text code using Simulink® PLC Coder™.

定点转换
Design and simulate fixed-point systems using Fixed-Point Designer™.

也可以看看

话题

Simulink Documentation

金宝app

尝试MATLAB，SIM金宝appULINK和其他产品下载188bet金宝搏

Signal Conversion

描述

Ports

Input

port_1— Input signal to convert标量|向量|矩阵|N-D数组

输出

port_1— Converted signal标量|向量|矩阵|N-D数组

参数

输出— Type of conversionSignal copy（默认）|Virtual bus|非虚拟巴士

程序化使用

依赖性

程序化使用

从“减少块”优化中排除此块— Exclude from block reduction optimizationoff（默认）|on

程序化使用

模型示例

创建巴士信号的连续副本

将虚拟巴士转换为非虚拟巴士

将非虚拟巴士转换为虚拟巴士

Convert Muxed Signal to a Vector

Block Characteristics

扩展功能

C/C ++代码生成使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

PLC代码生成Generate Structured Text code using Simulink® PLC Coder™.

定点转换Design and simulate fixed-point systems using Fixed-Point Designer™.

也可以看看

话题

Simulink Documentation

金宝app

尝试MATLAB，SIM金宝appULINK和其他产品下载188bet金宝搏

`port_1`— Input signal to convert
标量|向量|矩阵|N-D数组

`port_1`— Converted signal
标量|向量|矩阵|N-D数组

`输出`— Type of conversion
`Signal copy`（默认）|`Virtual bus`|`非虚拟巴士`

`从“减少块”优化中排除此块`— Exclude from block reduction optimization
`off`（默认）|`on`

C/C ++代码生成
使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成
Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

PLC代码生成
Generate Structured Text code using Simulink® PLC Coder™.

定点转换
Design and simulate fixed-point systems using Fixed-Point Designer™.