正弦、余弦

使用利用四分之一波对称性的查找表方法实现定点正弦波或余弦波

全部展开页面

库:
金宝appSimulink /查找表

描述

正弦和余弦块使用查找表方法实现固定点中的正弦和/或余弦波，该方法利用四分之一波的对称性。块可以输出输入信号的下列功能，取决于你为输出公式参数:

罪(2πu）
因为(2πu）
经验(j2πu）
罪(2πu),因为(2πu）

中定义查找表点的数量查找表的数据点数参数。块实现在指定查找表数据点时效率最高(2 ^n)+1,在那里n是一个整数。

使用输出字长参数指定定点输出数据类型的字长。输出的分数长度是输出字的长度减2。

港口

输入

全部展开

`u`-以定点正弦波或余弦波形式实现的输入信号
实值信号

输入信号u，指定为实值标量、向量或矩阵。

提示

若要获得有意义的块输出，块输入值应在范围[0，1]内。对于超出此范围的输入值，这些值将强制转换为无符号数据类型，其中溢出会自动换行。对于这些超出范围的输入，块输出可能没有意义。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|定点

输出

全部展开

`sin（2piu）`-定点正弦波
实值定点信号

定点正弦波，使用查找表方法实现。

依赖关系

该端口在输出公式设置为sin（2*pi*u）或罪(2 *π* u),因为(2 *π* u)．

数据类型:定点

`因为(2 π u)`-定点余弦波
实值定点信号

定点余弦波，使用查找表方法实现。

依赖关系

该端口在输出公式设置为因为(2 *π* u)或罪(2 *π* u),因为(2 *π* u)．

数据类型:定点

`exp (j * 2 π u)`exp (j * 2 π u)
复值不动点信号

exp (j * 2 *π* u)，使用查找表方法实现。

依赖关系

该端口在输出公式设置为exp (j * 2 *π* u)．

数据类型:定点

参数

全部展开

`输出公式`—选择要输出的信号
`因为(2 π u)`|`sin（2piu）`|`exp (j * 2 π u)`|`罪(2 π u),因为(2 π u)`

编程使用

块参数：公式

价值观:“罪(2 *π* u)”|“cos(2 *π* u)”|“exp (j * 2 *π* u)”|“sin(2 *π* u)和cos(2 *π* u) '

`查找表的数据点数`-指定要从查找表中检索的数据点数
`(2 ^ 5) + 1`（默认）|整数，大于或等于2

当您指定要查找的表数据点时，实现是最有效的(2 ^n)+1,在那里n是一个整数。与…兼容输出字长参数,查找表的数据点数必须小于或等于(2 ^ (输出字长2) + 1)．

编程使用

块参数：NumDataPoints

类型:标量

值:整数> = 2

默认值:“(2 ^ 5)+ 1”

`输出字长`-指定输出信号定点数据类型的字长
`16`(默认)|整数，取值范围为2 ~ 53

输出的分数长度是输出字长减去2。要与查找表的数据点数参数,(2 ^ (输出字长- 2) +1)必须大于或等于查找表的数据点数．

请注意

该块使用双精度浮点值来构造查找表。因此，您可以在输出中实现的最大精度是53位。将单词长度设置为大于53位的值不会提高输出的精度。

编程使用

块参数：输出字长

类型:标量

值:2 ~ 53之间的整数

默认值:“16”

`查找表的内部规则优先级`—指定中间计算的内部规则
`速度`(默认)|`精度`

选择速度为了更快的计算。如果这样做，可能会发生精度损失，通常高达2位。

编程使用

块参数：InternalRulePriority

价值观:“速度”|“精度”

默认值:“速度”

模型的例子

数字波形产生:近似正弦波

设计和评估用于嵌入式系统和任意波形产生仪器中的数字波形合成应用的正弦波数据表的一些主要步骤。

开放脚本

块特征

数据类型	`布尔`\|`双`\|`定点`\|`整数`\|`单`
直接馈通	`不`
多维信号	`不`
适应信号	`不`
讨论二阶导数过零检测	`不`

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL编码器为FPGA和ASIC设计生成Verilog和VHDL代码™.

HDL编码器™ 提供影响HDL实现和合成逻辑的其他配置选项。

HDL体系结构

HDL代码实现了余弦和正弦通过使用您在Simulink块参数中指定的四分之一波查找表来阻塞。金宝app

为了避免生成除法运算符(/)在HDL代码中，用于查找表的数据点数,输入(2 ^n)+1．n是一个整数。

高密度脂蛋白块属性

ConstrainedOutputPipeline	通过移动设计中的现有延迟，在输出端放置的寄存器数量。分布式管道不会重新分配这些寄存器。默认值是`0`。有关详细信息，请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式管道和受约束的输出管道可以移动这些寄存器。默认值为`0`。有关详细信息，请参阅InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式管道和受约束的输出管道可以移动这些寄存器。默认值为`0`。有关详细信息，请参阅OutputPipeline(高密度脂蛋白编码器)．

局限性

如果你使用英特尔^®MAX 10设备，要将查找表映射到RAM，请在Quartus工具中创建项目时添加此Tcl命令：

set_global_assign -name INTERNAL_FLASH_UPDATE_MODE "SINGLE IMAGE WITH ERAM"

定点转换
使用定点设计器设计和模拟定点系统™.

另请参阅

正弦波|三角函数|余弦HDL优化(高密度脂蛋白编码器)|正弦HDL优化(高密度脂蛋白编码器)

主题

关于查找表块

在R2006a之前引入

金宝appSimulink文档

金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

得到审判现在

正弦、余弦

描述

港口

输入

u-以定点正弦波或余弦波形式实现的输入信号实值信号

输出

sin（2*pi*u）-定点正弦波实值定点信号

依赖关系

因为(2 *π* u)-定点余弦波实值定点信号

依赖关系

exp (j * 2 *π* u)exp (j * 2 *π* u)复值不动点信号

依赖关系

参数

输出公式—选择要输出的信号因为(2 *π* u)|sin（2*pi*u）|exp (j * 2 *π* u)|罪(2 *π* u),因为(2 *π* u)

编程使用

查找表的数据点数-指定要从查找表中检索的数据点数(2 ^ 5) + 1（默认）|整数，大于或等于2

编程使用

输出字长-指定输出信号定点数据类型的字长16(默认)|整数，取值范围为2 ~ 53

编程使用

查找表的内部规则优先级—指定中间计算的内部规则速度(默认)|精度

编程使用

模型的例子

数字波形产生:近似正弦波

块特征

扩展功能

C / c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL编码器为FPGA和ASIC设计生成Verilog和VHDL代码™.

定点转换使用定点设计器设计和模拟定点系统™.

另请参阅

主题

金宝appSimulink文档

金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

`u`-以定点正弦波或余弦波形式实现的输入信号
实值信号

`sin（2piu）`-定点正弦波
实值定点信号

`因为(2 π u)`-定点余弦波
实值定点信号

`exp (j * 2 π u)`exp (j * 2 π u)
复值不动点信号

`输出公式`—选择要输出的信号
`因为(2 π u)`|`sin（2piu）`|`exp (j * 2 π u)`|`罪(2 π u),因为(2 π u)`

`查找表的数据点数`-指定要从查找表中检索的数据点数
`(2 ^ 5) + 1`（默认）|整数，大于或等于2

`输出字长`-指定输出信号定点数据类型的字长
`16`(默认)|整数，取值范围为2 ~ 53

`查找表的内部规则优先级`—指定中间计算的内部规则
`速度`(默认)|`精度`

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL编码器为FPGA和ASIC设计生成Verilog和VHDL代码™.

定点转换
使用定点设计器设计和模拟定点系统™.