触发子系统

其执行由外部输入触发的子系统

全部展开页面

库:
金宝appSimulink/端口和子系统
HDL编码器/端口和子系统

描述

的触发子系统区块是一个子系统块，预先配置为创建子系统的起点，该子系统在每次控制信号具有触发器值时执行。

使用触发子系统要建模的块：

在检测触发器值时运行的任务。
I/O硬件的中断。
一种处理异常或错误的处理器请求。

港口

输入

全部展开

`在里面`—子系统块的信号输入
标量向量矩阵

放置输入子系统块中的块向块添加外部输入端口。端口标签匹配的名称输入块。

使用输入街区来获取当地环境的信号。

数据类型:一半|单|双重的|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|定点|列举|公共汽车

`触发`-子系统块的控制信号输入
标量

放置触发子系统块中的块向块添加外部输入端口。

数据类型:单|双重的|int8|int16|int32|int64|uint8|uint16|uint32|uint64|定点

输出

全部展开

`出来`—子系统的信号输出
标量向量矩阵

放置外埠子系统块中的块从块中添加一个输出端口。子系统块上的端口标签是子系统的名称外埠块。

使用外埠块发送信号到本地环境。

数据类型:一半|单|双重的|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|定点|列举|公共汽车

模型的例子

触发子系统

并描述了不同的触发类型。当触发器端口在指定的方向上从false转换为true时，触发子系统将执行单个时间步长。当转换方向为上升、下降或上升和下降时，触发端口可能发生转换。当触发信号从零或以下过渡到正值时，就会发生上升过渡。当触发信号从零或以上转换到负值时，就会发生下降转换。

开放模型

块优先级

为块分配不同优先级时会发生什么情况。块优先级会影响块的执行顺序。可以通过“块属性”对话框设置块优先级。

开放模型

块优先级

为块分配不同优先级时会发生什么情况。块优先级会影响块的执行顺序。可以通过“块属性”对话框设置块优先级。

开放模型

基于时序逻辑的Bang-Bang控制

使用Stateflow®对锅炉的砰砰温度控制系统进行建模。锅炉动态在Simulink®中建模。金宝app

开放模型

使用触发子系统建模发动机定时

对一台四缸火花点火内燃机从节气门到曲轴输出进行建模。我们使用了定义良好的物理原理，并在适当的情况下补充了描述系统动态行为的经验关系，而不会引入不必要的复杂性。

开放模型

闭环控制的发动机正时模型

增强使用触发子系统建模发动机正时中所述的开环发动机模型的版本。这个模型,，sldemo_发动机WC，包含一个闭环，显示了Simulink®模型的灵活性和可扩展性。在该增强模型中，控制器的目标是使用快速油门执行器调节发动机转速，从而使负载扭矩的金宝app变化影响最小。在Simulink中，通过向en中添加离散时间PI控制器，可以轻松实现这一点发动机模型。

开放模型

块特征

数据类型	`布尔^［一个］`\|`公共汽车^［一个］`\|`双重的^［一个］`\|`列举^［一个］`\|`定点^［一个］`\|`一半^［一个］`\|`整数^［一个］`\|`单^［一个］`\|`字符串^［一个］`
直接馈通	`不`
多维信号	`有限的^［一个］`
适应信号	`有限的^［一个］`
讨论二阶导数过零检测	`不`
^［一个］实际的数据类型或功能支持取决于块的实现。金宝app

扩展功能

C/C++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

实际的代码生成支持取决于块实现。金宝app

HDL代码生成
使用HDL编码器为FPGA和ASIC设计生成Verilog和VHDL代码™.

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。有关最佳实践、限制以及如何使用触发器信号作为时钟的信息TriggerAsClock属性，请参见使用触发子系统生成HDL代码(高密度脂蛋白编码器)．

HDL体系结构

体系结构描述

模块（默认）为子系统和子系统内的块生成代码。

体系结构	描述
`模块`（默认）	为子系统和子系统内的块生成代码。
`黑匣子`	生成黑匣子接口。生成的HDL代码只包含子系统的输入/输出端口定义。因此，您可以在模型中使用一个子系统来生成现有的、手工编写的HDL代码的接口。子系统的黑盒接口生成类似于没有时钟信号的模块接口生成。
`没有高密度脂蛋白`	从生成的代码中删除子系统。您可以在仿真中使用子系统，但是，在HDL代码中将它视为“无操作”。

黑匣子

生成黑匣子接口。生成的HDL代码只包含子系统的输入/输出端口定义。因此，您可以在模型中使用一个子系统来生成现有的、手工编写的HDL代码的接口。

子系统的黑盒接口生成类似于没有时钟信号的模块接口生成。

没有高密度脂蛋白

从生成的代码中删除子系统。您可以在仿真中使用子系统，但是，在HDL代码中将它视为“无操作”。

黑匣子界面定制

为黑匣子在体系结构中，您可以自定义端口名并设置外部组件接口的属性。请参阅定制黑匣子或HDL协同仿真接口(高密度脂蛋白编码器)．

高密度脂蛋白块属性

一般
AdaptivePipelining	基于合成工具、目标频率和乘法器字长的自动管道插入。默认值为`继承`.另见AdaptivePipelining(高密度脂蛋白编码器)．
平衡延迟	检测沿一条路径引入的新延迟，并在其他路径上插入匹配的延迟。默认值是`继承`.另见平衡延迟(高密度脂蛋白编码器)．
钟速流水线	以较快的时钟速率而不是较慢的数据速率插入管道寄存器。默认值是`继承`.另见钟速流水线(高密度脂蛋白编码器)．
ConstrainedOutputPipeline	通过移动设计中的现有延迟放置在输出端的寄存器数。分布式管道不会重新分配这些寄存器。默认值为`0`。有关详细信息，请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)．
分布式流水线	管道寄存器分配，或寄存器重定时。默认值是`关`.另见分布式流水线(高密度脂蛋白编码器)．
DSPStyle	为乘法器映射合成属性。默认值是`没有一个`.另见DSPStyle(高密度脂蛋白编码器)．
FlattenHierarchy	从生成的HDL代码中删除子系统层次结构。默认值为`继承`.另见FlattenHierarchy(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式管道和受约束的输出管道可以移动这些寄存器。默认值为`0`。有关详细信息，请参阅InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式管道和受约束的输出管道可以移动这些寄存器。默认值为`0`。有关详细信息，请参阅OutputPipeline(高密度脂蛋白编码器)．
共享因子	要映射到单个共享资源的功能等效资源的数量。默认值是0。另请参阅资源共享(高密度脂蛋白编码器)．
StreamingFactor	并行数据路径或向量的数目，这些路径或向量经过时间多路转换为串行的标量数据路径。默认值是0，它实现完全并行的数据路径。另请参阅流媒体(高密度脂蛋白编码器)．