总线向量

转换虚拟总线到向量

全部展开页面

库:
金宝appSimulink /信号属性
编码/信号属性

描述

的总线向量块将虚拟总线转换为矢量信号。输入总线必须由具有相同数据类型、信号类型和采样模式的标量或一维、行或列向量组成。如果输入总线包含行向量或列向量，则输出分别是行向量或列向量。否则，输出为一维数组。

使用总线向量块，以将隐式总线到向量转换替换为显式转换。无需手动插入，即可识别和校正作为矢量的总线总线向量块，您可以使用Simulink金宝app^®模型的顾问检查总线信号作为向量处理检查。或者，您可以使用金宝appSimulink.BlockDiagram.addBusToVector函数，它自动插入总线向量任何需要的块。

请注意

如果你使用另存为将模型保存在R2007a之前的Simulink产品版本中，一个不输出任何金宝app东西的空子系统将替代每个模型总线向量块。在您可以使用模型之前，重新连接或以其他方式纠正每个路径，这些路径以前包含总线向量块，但现在被一个空子系统中断。

港口

输入

全部展开

`Port_1`-接受信号转换为矢量
虚拟总线|非总线信号

输入总线信号必须由具有相同数据类型、信号类型和采样模式的标量或一维、行或列向量组成。如果输入是非总线信号，则块不进行转换。

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举

输出

全部展开

`Port_1`-输出矢量信号
向量|一维数组

输出一个矢量信号，基于输入总线信号。如果输入总线包含行向量或列向量，则块输出分别是行向量或列向量。否则，输出为一维数组。

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举

模型的例子

管理Bus-to-Vector转换

使用总线到向量块将总线信号转换为向量，以提供增益块可以接受的信号。

开放模式

块特征

数据类型	`布尔`\|`公共汽车`\|`双`\|`枚举`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`没有`
多维信号	`没有`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

实际的数据类型或功能支持取决于块的实现。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

要了解关于使用总线生成HDL代码的更多信息，请参见公共汽车(高密度脂蛋白编码器)和利用总线信号提高模型的可读性，生成HDL代码(高密度脂蛋白编码器)．

高密度脂蛋白架构

这个块有一个单独的、默认的HDL架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是`0`．有关详细信息，请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见OutputPipeline(高密度脂蛋白编码器)．

定点转换
使用fixed-point Designer™设计和模拟定点系统。

实际的数据类型或功能支持取决于块的实现。金宝app

另请参阅

块

总线的创造者|总线选择器|Mux|数据类型转换

功能

金宝appSimulink.BlockDiagram.addBusToVector

主题

介绍了R2007a

总线向量

描述

港口