到工作空间

将数据写入工作区

全部展开页面

库:
金宝app模型/下沉
HDL编码器/接收器

描述

的到工作空间块将输入信号数据写入工作区。在模拟过程中，块将数据写入内部缓冲区。当您暂停模拟或模拟完成时，该数据将被写入工作区。在模拟暂停或停止之前，数据不可用。

的到工作空间块通常将数据写入MATLAB^®基本工作空间。对于一个sim卡命令的MATLAB函数到工作空间块将数据发送到调用函数的工作区，而不是MATLAB基本工作区指派函数中的命令。

函数myfunc a=sim(“太”，“SimulationMode”，“正常”）;b = a.get (“simout”) assignin (“基地”，“b”, b);结束

的到工作空间块图标显示要写入数据的变量的名称。

控制保存的数据量

属性指定数据记录间隔配置参数>数据导入/导出>记录时间间隔参数,到工作空间块不会记录间隔之外的数据。例如，如果间隔为空，则块不记录数据([]）.块将记录的数据存储在您为单一的模拟输出参数。

对于可变步长求解器，控制可用的数据量到工作空间块,用配置参数>数据导入/导出>额外的参数>输出选项参数。例如，要在多个模拟中在相同的时间点写入数据，请选择只产生指定的输出选项

块参数还控制保存的数据量。看到限制数据点到最后，大量毁灭,样品时间．

记录到MAT文件

当您启用MAT-file日志参数配置参数,到工作空间块将其数据记录到mat文件中。参数说明请参见MAT-file日志(金宝app仿真软件编码器)．

港口

输入

全部展开

`Port_1`- - - - - -输入信号
标量|向量|矩阵| N-D数组

从输入信号创建的工作区数据。To Workspace块可以保存Simulink中真实的或复杂的任何数据类型的输入金宝app^®金宝app支持，包括定点和枚举数据类型和总线对象。

默认情况下,到工作空间Block将输入信号视为基于样本的。有到工作空间Block将输入信号作为基于帧的，设置:

保存格式要么数组或结构
保存二维信号为来二维数组（沿第一维连接）

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|列举|公共汽车

参数

全部展开

`变量名`—保存数据的变量名
`simout`(默认)|字符向量

指定保存数据的变量名。

编程使用

块参数:VariableName

类型:特征向量

价值观:特征向量

默认值:“simout”

`限制数据点到最后`—可保存的最大输入样本数
`inf`(默认)|标量|向量

指定要保存的最大输入样本数。如果仿真生成的数据点超过指定的最大值，则仿真只保存最近生成的样本。默认值导致块写入所有数据。

编程使用

块参数:MaxDataPoints

类型:特征向量

价值观:标量|向量

默认值:“inf”

`大量毁灭`—确定数据写入时间的抽取因子
`1`(默认)|标量|向量

指定抽取因子，n，在每个节点上写入数据n块执行的次数。默认值导致块在每个时间步写数据。

编程使用

块参数:大量毁灭

类型:特征向量

价值观:标量|向量

默认值:' 1 '

`保存格式`-保存模拟输出的格式
`Timeseries`(默认)|`随时间变化的结构`|`结构`|`数组`

指定将模拟输出保存到工作区的格式。

默认的Timeseries格式将非总线信号保存为MATLABtimeseries对象和总线信号作为MATLAB的结构timeseries对象。

的数组Format将输入保存为N维数组的地方N比输入信号的维数多一个。例如，如果输入信号是向量，则生成的工作空间数组是二维的。如果输入信号是矩阵，那么阵列是三维的。Simulink在阵列中存储样本的方式取决于输入信号是标量、矢量还是矩阵。金宝app

如果输入信号是标量或向量，则每个输入样本将作为数组的一行输出。假设输出数组的名称为simout然后simout（1，：）对应于第一个样本，: simout (2)对应于第二个示例，以此类推。
如果输入信号是一个矩阵，则时间对应于第三维。再次假设simout生成的工作区数组的名称。然后,simout (:,: 1)为第一个采样点的输入信号值，simout (:: 2)为第二个采样点的输入信号值，以此类推。

的结构格式由具有三个字段的结构组成：

时间-此格式的字段为空。
信号-结构与三个字段:价值观，尺寸,标签这个价值观字段包含信号值数组。的尺寸字段指定相应信号的尺寸。的标签字段包含输入行的标签。
blockName—“到工作区”块的名称。

的随时间变化的结构格式与结构，但时间字段包含模拟时间点击的向量除外。

如果您选择数组或结构,保存二维信号为参数出现。

使用从工作空间块中，使用Timeseries或结构随着时间的推移格式从工作空间块可以读取基于样本的数据到工作空间保存在前面模拟中的块。有关详细信息,请参见信号加载技术的比较．

下表显示了模拟模式支持如何依赖于金宝app保存格式价值。

模拟模式	`Timeseries`	`数组`，`结构`,或`随时间变化的结构`
正常的	金宝app支持	金宝app支持
加速器	金宝app支持	金宝app仅在顶级模型中受支持，不在引用模型中受支持
快速的加速器	不支持金宝app	金宝app仅在顶级模型中受支持，不在引用模型中受支持
Software-in-the-loop(银)	不支持金宝app	如果启用了MAT-file日志记录，则只支持top模型，不支持引金宝app用模型
Processor-in-the-loop(公益诉讼)	不支持金宝app	如果MAT-file日志是可用的并且是启用的，那么只支持top模型，不支持引用模型金宝app
外部	不支持金宝app	金宝app仅在顶级模型中受支持，不在引用模型中受支持
金宝appSimulink编码器™目标	不支持金宝app	如果启用了MAT-file日志记录，则只支持top模型，不支持引金宝app用模型

编程使用

块参数:保存格式

类型:特征向量

价值观:'Timeseries' | 'Structure with Time' | 'Structure' | 'Array'

默认值:“Timeseries”

`保存二维信号为`—保存2d信号的格式
`三维阵列(沿三维拼接)`(默认)|`二维数组（沿第一维连接）`

指定一种格式保存2-D信号到工作空间:

三维阵列(沿三维拼接)(默认)
这个设置非常适合基于样本的信号。数据沿第三维连接。例如，10个样本的2 × 4矩阵输入被存储为2 × 4 × 10数组。
二维数组（沿第一维连接）
此设置非常适合基于帧的信号。数据沿第一个维度连接。例如，10个样本的2×4矩阵输入存储为20×4数组。

当保存格式设置为数组或结构，输出的尺寸取决于输入的尺寸和设置保存二维信号为参数。下表总结了各种条件下的输出维度。在表中,K的值限制数据点到最后参数。

输入信号的维度	将二维信号另存为。。。	工作空间输出尺寸的信号
米-借-N矩阵	`二维数组（沿第一维连接）`	K-借-N矩阵。如果你设置限制数据点到最后参数`inf`，K表示模拟结束时在每列中获取的样本总数。此设置相当于乘以输入帧大小(米)的总数米-借-N由块获得的输入。
米-借-N矩阵	`三维阵列(沿三维拼接)`	米-借-N-借-K数组中。如果你设置限制数据点到最后参数`inf`，K表示总数米-借-N最后对所获得的输入进行仿真。
长度,N无向的向量	任何设置	K-借-N矩阵
N维数组的地方N> 2	任何设置	数组N + 1尺寸标注，其中最后一个尺寸标注的大小等于K. 如果你设定限制数据点到最后参数`inf`，K表示总数米-借-N获得的输入端进行仿真

依赖关系

要启用保存二维信号为参数，设置保存格式来数组或结构．

编程使用

块参数:Save2DSignal

类型:特征向量

价值观:'二维阵列(沿一维连接)' | '三维阵列(沿三维连接)'

默认值:“三维阵列(沿三维连接)”

`作为fi对象记录定点数据`-以fi对象或double对象记录定点数据
`从`(默认)|`在`

默认情况下，To Workspace块将定点数据作为定点设计器™记录到MATLAB工作空间fi对象。如果清除此参数，则Simulink软件将定点数据记录到工作金宝app空间为双．

编程使用

块参数:菲克普塔斯菲

类型:特征向量

价值观:”从“|”“

默认值:“关”

`样品时间`-采样周期和偏移量
-1(默认)|标量|向量

指定收集数据点的采样周期和偏移量。当您使用可变步长求解器时，当时间步长之间的间隔不是常数时，此参数非常有用。默认值导致块从驱动块继承样本时间。看到指定样品时间．

编程使用

块参数:SampleTime

类型:特征向量

价值观:标量|向量

默认值:' 1 '

模型的例子

使用块输出模拟数据

如何工作空间和文件块分别向工作空间和文件写入数据。

开放脚本

可变大小信号的基本操作

如何生成可变大小的信号。它还演示了可以应用于它们的一些操作。这个例子的目的是介绍与可变大小信号相关的基本操作。

开放模型

块特征

数据类型	`布尔`\|`公共汽车`\|`双`\|`列举`\|`不动点`\|`整数`\|`单`
直接引线	`没有`
多维信号	`是的`
适应信号	`是的`
讨论二阶导数过零检测	`没有`

提示

为了简化后期处理，可以将此块保存的数据转换为数据集格式。当使用其他可使用的日志数据对该数据进行后处理时，此转换非常有用数据集格式(例如，日志状态)。看到将记录数据转换为数据集格式．

扩展功能

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

此块可用于生成HDL代码的子系统中的仿真可见性，但不包含在硬件实现中。

到工作空间