プロセッサとfpgaの同寿期
HDLワークフローアドバイザーで,次次结合にプロセッサfpgaに対して[プロセッサ/ fpga同期]モードを选択できます。
组み込み组み込み综合プロジェクトで使カスタムカスタムIPコアを生成する。
[金宝appSimulink实时FPGA I / O]ワークフローを使使用する。
以下の同同モードモード使使でき。
自由奔跑
(既定の设定)共和 - 阻止
[协商 - 非阻塞]
([金宝appSimulink实时FPGA I / O]ワークワークでのみ使使用可致电)
自由运行モード
自由运行モードモードで,プロセッサプロセッサfpgaはそれぞれが非,継続的に,并しし実実さされれれれれ
プロセッサとfpgaが自动的に同ししないようにするににはは,[プロセッサ/ fpga同期]モードとして[自由奔跑]を选択します。
次の図は,プロセッサプロセッサfpgaが自由运行モードモード通信する方法
[协商 - 阻塞]モード
ブロックコプロセッサモードでは,プロセッサプロセッサfpgaがが连携して実されるためのののののれるロジックををををををににににののの
プロセッサのサンプル时间よりもfpgaの実行时间が短く,プロセッサの続行前にfpgaを完了する必要がある合并は,[プロセッサ/ fpga同期]モードとして[协商 - 阻塞]を选択します。
次の図は、プロセッサと FPGA がブロック コプロセッシング モードで動作する方法を説明しています。
影影ののは,プロセッサとfpgaが実されれいることを表します。続行し.fpgaが実行さされるたびたび,生成されロジックをdutサブシステムの1サンプル时间间隔行
[协商 - 无延迟非阻塞]モード
遅延遅延ありブロックなしコプロセッサモードでは,プロセッサプロセッサfpgaが连携て実されるのfpgaののロジックロジック自动成し生成し。[金宝appSimulink实时FPGA I / O]ワークフローでXilinx®ISEをを用するspeedgoat ioモジュールモジュールのみ使できます。
プロセッサのサンプル时空よりもfpgaのの定理时间が长く,プロセッサが続行ににfpgaの完了完了待にししない合并,[プロセッサ/ fpga同期]モードとして[协商 - 随着延迟非阻塞]を选択します。
次の図は、プロセッサと FPGA が遅延ありブロックなしコプロセッサ モードで動作する方法を説明しています。
影付き付きのは,プロセッサとfpgaが実されれいることを表します。