完成你的Simulink后金宝app^®或MATLAB^®模型，通过集成HDL验证器™，将您的测试组件导出到通用验证方法(UVM)或SystemVerilog环境中金宝app仿真软件编码器™或MATLAB编码器．

从一个函数或模型生成一个SystemVerilog直接编程接口(DPI)组件。然后，您可以在您的HDL仿真环境中使用该组件作为行为模型。有关更多信息，请参见SystemVerilog DPI组件生成．

HDL验证器利用DPI生成技术创建一个UVM测试环境。该环境包括一个UVM顶层模块、一个被测行为设计(DUT)和一个UVM测试平台。您可以用您自己的HDL DUT替换DUT，或者使用部分测试台并在您的UVM测试环境中使用它们。有关更多信息，请参见UVM组件生成概述．