FPGA-in-the-Loop模拟
FPGA硬件验证
运行Simu金宝applink®或MATLAB®与在Microsemi上运行的HDL设计同步的模拟®FPGA板。
主题
FPGA-in-the-Loop模拟(高密度脂蛋白校验)
fpga -in- loop (FIL)仿真提供了使用Simulink或MATLAB软件对任何现有HDL代码在真实硬件中测试设计的金宝app能力。
fpga在环仿真工作流程(高密度脂蛋白校验)
在生成块或系统对象™之间进行选择，并决定是使用FIL向导还是HDL工作流顾问。
相关信息
FPGA硬件验证(高密度脂蛋白校验)
特色的例子
您也可以从以下列表中选择网站:
