使用MATLAB作为AXI Master访问与FPGA相连的外部DDR存储器。在FPGA中，有一个实例化的Xilinx DDR内存控制器，用于访问DDR内存。该内存控制器提供了一个AXI4从接口，用于FPGA中其他组件的读写操作。MATLAB作为AXI Master特性提供了一个AXI Master组件，可用于访问FPGA中的任何AXI从ip。在这个例子中，我们演示了如何将这个AXI主机集成到Xilinx Vivado项目中，并使用MATLAB对DDR内存进行读写。

如何:

使用基于以太网的MATLAB作为AXI Master访问与FPGA相连的外部存储器。在FPGA中，有一个Xilinx DDR存储器控制器，用于访问DDR存储器。该内存控制器提供了一个AXI4从接口，用于FPGA中其他组件的读写操作。基于以太网的MATLAB作为AXI Master特性提供了一个AXI Master组件，可用于访问FPGA中的任何AXI从ip。在这个例子中，我们演示了如何将这个基于以太网的MATLAB作为AXI Master集成到Xilinx Vivado项目中，并使用MATLAB对DDR内存进行读写。

使用MATLAB™作为AXI Master over PCI Express (PCIe)访问连接到FPGA的外部存储器。FPGA包括用于访问DDR存储器的Xilinx DDR存储器控制器。该内存控制器提供了一个AXI4从接口，用于FPGA中其他组件的读写操作。基于PCIe的MATLAB as AXI Master特性提供了一个AXI Master对象，可用于访问FPGA中的任何内存映射位置。这个例子展示了如何将基于PCIe的MATLAB作为AXI Master集成到Xilinx Vivado项目中，并使用MATLAB对DDR内存进行读写。