复数の`为了`构造の综合わせ生成コードの最最最化

この例では，コードジェネレーターで为了ループを综合性せる方法をを明します。生成コードは为了构造构造使使，行程信号迭代器为了构造を组み合わせて静的なコードサイズとランタイム分岐を削减します。

为了ループループ最适化メリット，次のとおりです。

ROMとramの消费を低减する。
実行速度が上调。

`为了`ループのモデル化

モデルRTWDEMO_FORLOOP.では，开关ブロックブロックmatlab功能ブロックブロック为了构造を表します。In1.のブロックパラメーターダイアログボックスで，[端子の次元]パラメーターが10.に设定されています。

コード生成

このモデルには，为了したがっ反复全全依存性性はありんん。したがっしたがっ，为了ループループがコードジェネレーターででつのループにに组みわされれ金宝appSimulink编码器アプリまたは嵌入式编码器アプリを，次次，コードを生成してします。

###开始构建过程：RTWDEMO_FORLOOP ###成功完成构建过程：RTWDEMO_FORLOOP构建摘要顶部模型目标构建：模型动作重建原因========================================================================================================= rtwdemo_forloop代码生成和编译的代码生成信息文件不存在。1个型号中的1个（0型号已达到迄今为止）构建持续时间：0H 0M 35.275S

生成ファイルRTWDEMO_FORLOOP.C.には1つの为了ループのコードが含まれます。

/ *模型步骤功能* / void RTWDEMO_FORLOOP_STEP（void）{INT32_T K;/ * MATLAB功能：' / /累积'* / / * MATLAB功能'累积'：'：1'* // *'：1：3'* / *'：1：4'* / RTWDEMO_FORLOOP_Y.OUT1 = 0.0;/ *'：1：5'* / for（k = 0; k <10; k ++）{/ *切换：' / switch'包含：*增益：' / g1'*增益：' / g3'* Inport：' / / in1'*和：' / sum1'* sum：' / sum2'* unitledelay：' /延迟'*/ if（3.0 * rtwdemo_forloop_u.in1 [k]> = 0.0）{rtwdemo_forloop_dw.delay_dstate [k] = rtwdemo_forloop_u.in1 [k]  -  rtwdemo_forloop_dw.delay_dstate [k];} else {rtwdemo_forloop_dw.delay_dstate [k] =（rtwdemo_forloop_dw.delay_dstate [k]  -  rtwdemo_forloop_u.in1 [k]）* 5.0;} / *开关结束：' / switch'* / / * matlab函数：' / / empl' * / / *'：1：5'* / / *'：1：6'* / rtwdemo_forloop_y.out1 + =（（real_t）k + 1.0）+ rtwdemo_forloop_dw.delay_dstate [k];}}