参考设计板—选择目标硬件板作为参考设计。缺省情况下，该参数为Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒．

参考设计名称—选择要创建SoC模型的参考设计。缺省情况下，该参数为真正的ADC/DAC接口．根据所选硬件板的不同，该选项不同。这些是Xilinx的参考设计选项^®Zynq^®UltraScale+™RFSoC设备:

金宝app支持Vivado版本-从支持的Vivado版本列表中选择Xilinx Vivado设计套件。金宝app

在MATLAB命令提示符中输入此命令，将合成工具路径设置为指向已安装的Vivado Design Suite。执行此命令时，请使用您自己的Xilinx Vivado安装路径。

hdlsetuptoolpath (“ToolName”，“Xilinx Vivado”，“路径”，.．.“C: \ Xilinx \ Vivado \ 2020.2 \ bin \ vivado.bat '）;

编程方法—设置目标硬件板的编程方式为以太网或JTAG．

超模名称—创建的顶模型名称(SLX格式)。缺省情况下，该参数为mySoCModel.slx．

创建表示—选择待创建的SoC型号。SoC模型可以是这些类型。

选择AXI4-Stream DMA数据宽度参数,32，64,或128位。

指定ADC采样率(MHz)和DAC采样率(MHz)参数作为标量，其范围取决于所选硬件板。

选择ADC抽取模式(xN)参数作为所需的抽取因子值DAC插补方式(xN)参数作为所需的插值因子值。

选择每个时钟周期的ADC样本和DAC样本每个时钟周期参数分别为每个时钟周期所需的ADC和DAC样本数量。

选择ADC混合器类型和DAC混合器型参数绕过，细,或粗．这些参数的可用选项因所选参考设计而异。

命令指定ADC和DAC通道的数控振荡器(NCO)混频器的频率ADC/DAC NCO混频器LO (GHz)参数。

选择启用多瓦同步参数,真正的启用MTS (multi-tile synchronization)功能。启用MTS有其他要求。有关MTS模式的详细信息，请参见Zynq UltraScale+ RFSoC射频数据转换器v2.3在Xilinx文档中。

的值不更改瓦片时钟输出频率(MHz)和DUT合成频率(MHz)参数。这些值是预先填充的。的瓦片时钟输出频率(MHz)参数显示ADC和DAC瓦的输出时钟频率DUT合成频率(MHz)参数为DUT的合成频率。

选择锁相环(PLL)参考时钟，单位为MHz锁相环参考时钟(MHz)参数。

选择连接到AXI4-Master DDR4 MIG参数,真正的将模型连接到DDR4内存。此参数的可用选项因所选参考设计而异。

的名字—指定寄存器的名称。

方向—选择寄存器方向为写或读．

数据类型—选择注册表的数据类型为int8，uint8，int16，uint16，int32，uint32，布尔，fixdt (1 16 0)，fixdt(1, 16日2 ^ 0,0)，或指定自己的数据类型。

维-将寄存器的尺寸指定为数字标量。