主要内容

FPGA数据捕获

捕获Live FPGA的信号数据（需要HDL验证器™）

使用FPGA数据捕获功能在FPGA上运行时观察设计信号。此功能捕获了来自FPGA的信号数据窗口，并将数据返回到MATLAB®或模拟金宝app®。为了捕获信号，HDL验证器生成了一个IP核心，您必须将其集成到HDL项目中，并与其余的设计一起部署到FPGA。HDL验证器还生成一个应用程序，系统对象™和Simulink模型，该模型与FPGA通信并将数据返回到MATLAB金宝app或SIMULINK。

捕获FPGA数据：

  1. 生成自定义的组件和IP核心。为生成的IP指定端口名称和大小。这些端口连接到您要捕获的信号和要用作触发器的信号。触发器控制捕获何时发生。

  2. 将生成的IP集成到您的FPGA设计中，并将设计部署到您的FPGA板上。使用此步骤是自动使用的HDL工作流顾问。

  3. 使用生成的应用程序，系统对象或Simulink模型捕获数据以进行分析，验证或显示。金宝app您可以在捕获发生时配置触发条件以控制。

    对于此步骤，您必须下载HDL验证器的硬件支持软件包。金宝app可用的支持包是：金宝app

    • 英特尔的HDL验证支持包金宝app®FPGA董事会

    • Xilinx的HDL验证支金宝app持包®FPGA董事会

    安装任一支持软件包的更多文档包含FPGA数据捕获功能。金宝app看下载FPGA董事会支持包金宝app（HDL验证者）。

下图显示了两个用于捕获数据的工作流程：

话题