本机浮点
高密度脂蛋白编码器本机浮点,支持的各种特性,如何设计模型,生成HDL代码,并验证所生成的代码金宝app
高密度脂蛋白编码器™原生浮点技术可以从你的浮点设计生成HDL代码。这些都是一些主要特点:
代的独立于目标HDL代码可以部署在任何FPGA和ASIC。
金宝app支持全系列的ieee - 754功能,包括denormal数字,异常和舍入模式。
数学和三角块广泛支持金宝app。
浮点设计有更好的精度,更高的动态范围,更短的开发周期比定点设计。如果你的设计复杂的数学和三角操作,使用本机浮点技术。
功能
createFloatingPointTargetConfig |
创建浮点目标配置浮点库,您指定 |
块
检查
模型设置
主题
- 开始使用HDL编码器原生浮点支持金宝app
了解本机浮点HDL编码人员的支持。金宝app
- 生成独立于目标HDL代码与本机浮点
从浮点仿真软件生成HDL代码金宝app®模型。
- 从本地浮点验证生成的代码
如何验证生成的代码从浮点模型使用HDL Testbench Cosimulation, FPGA-in-the-loop。
- 为本地浮点数字的考虑
了解最近的even-digit四舍五入,denormal数字,异常处理,相对精度和ULP考虑。
- ULP考虑本地的浮点运算符
ULP考虑,ULP本机浮点值操作符和坚持ieee - 754执行。
- 延迟因素与本机浮点
学习如何查看一个浮点运算符的延迟和各种定制它的方法。
- 金宝app使用本机支持浮点模型块金宝app
列出支持的运营商和块浮点模型。金宝app
- 延迟的浮点值操作符
延迟的操作本机支持浮点值模式。金宝app
- 关键路径估计没有运行的合成
找到估计设计不使用第三方合成中的关键路径工具。
- 高密度脂蛋白块属性:本机浮点
HDL代码生成参数支持特定的本地块实现浮点。金宝app
- 合成基准共同原生的浮点运算符
这个例子展示了如何访问和生成合成基准为常见的本地浮点运算符与Xilinx®Vivado®和英特尔®第四的®工具。
相关信息
故障排除
原因和可能的解决方案为解决相关错误消息延金宝搏官方网站迟分配浮点操作的问题。
修复HDL代码生成问题原因和可能的解决方金宝搏官方网站案与多重速率的模型有较大的利差。
