建模与本机浮点
高密度脂蛋白编码器™原生浮点技术可以从你的浮点设计生成HDL代码。这些都是一些主要特点:
代的独立于目标HDL代码可以部署在任何FPGA和ASIC。
金宝app支持全系列的ieee - 754功能,包括denormal数字,异常和舍入模式。
数学和三角块广泛支持金宝app。
您可以遵循这些指导方针作为最佳实践设计本机浮点建模时代码生成。
每个指南都有严重性级别,表明合规要求的水平。欲了解更多,请看高密度脂蛋白建模指南严重的水平。
指导ID
1.5.1
严重程度
推荐
描述
本机浮点支持高密度脂蛋白编码器生成代码从你的金宝app浮点设计。如果你的设计复杂的数学和三角操作或数据与一个大动态范围,使用本机浮点。生成的HDL代码独立于目标和符合ieee - 754标准的浮点运算。欲了解更多,请看开始使用HDL编码器原生浮点支持金宝app。
您可以使用这些建模指南在使用本机浮点HDL编码人员的支持。金宝app
利用高密度脂蛋白块浮点运算库
的高密度脂蛋白浮点运算块库包括数学和三角函数和某些仿真软件模块配置为HDL代码生成的原生浮点模式。金宝app例如,离散冷杉滤波器与体系结构设置为完全平行
。
使用浮点类型基于精度和硬件资源的使用要求
您可以生成模型的HDL代码包含浮点和定点在本机浮点数据类型模式。浮点类型有更高的动态范围,但可以占领更多的区域在目标硬件。为这些权衡设计,仿真软件金宝app®模型中,推荐使用浮点数据类型模型算法数据路径和定点类型模型的控制逻辑。浮点和定点数据类型之间进行切换,使用数据类型转换块。
另请参阅数据类型的考虑。
使优化资源共享等模型
通过启用优化模型,你可以提高你的设计的区域和时间目标FPGA上的设备。例如,保存区目标FPGA上的设备,使用资源共享优化。分享:
另请参阅资源共享。
模拟块模型的延迟
默认情况下浮点设计有一个固有的延迟。这个延迟添加在生成HDL代码为您的模型。建议您在您的模型模拟延迟延迟信息添加到原始仿真软件模型。金宝app代码生成器吸收这延迟在HDL代码生成。欲了解更多,请看延迟的浮点值操作符。
定制延迟模型或块
你可以定制整个模型的延迟,或有选择性地对某些块在你的设计。使用自定义设置,您可以指定一个自定义的延迟和设计权衡延迟和吞吐量。
欲了解更多,请看延迟因素与本机浮点。
使用要求块,而不是单独的罪和因为块
您可以使用特定的建模模式,可以优化你的模型,当你用本地浮点技术生成代码。例如,如果您的三角正弦和余弦计算相同的输入,在高密度脂蛋白浮点运算
块库,使用要求块,而不是单独的罪和因为块。的要求块股票的一些逻辑,用于计算输入的正弦和余弦。这个实现可以减少占用面积目标FPGA上的设备。
另请参阅三角函数。
使用树作为高密度脂蛋白的架构
获得更低的延迟实现,使用树
随着高密度脂蛋白架构块等元素的总和和产品的元素。