指导ID

1.1.9

严重程度

强制性的

描述

如果你为一个子系统生成HDL代码无关的输出端口,高密度脂蛋白编码器™生成一个错误。没有连接到下游的输出端口的逻辑,将它们连接到一个《终结者》块。

这个模型说明了DUT0无关的子系统有一个输出端口Out2。

open_system (“hdlcoder_terminateout”)

如果你为这个子系统生成HDL代码,高密度脂蛋白编码器™产生这个错误:

在验证模型生成错误:没有找到来源外港2“DUT0”时,请创建一个完全连接子系统生成cosimulation模型。

close_system (“hdlcoder_terminateout”)

您可以使用addterms功能无关的终结者块添加到港口在你的模型。

load_system (“hdlcoder_terminateout”)addterms (“hdlcoder_terminateout”)open_system (“hdlcoder_terminateout”)

指导ID

1.1.10

严重程度

信息丰富的

描述

排除阻止在您的模型中模拟没有物理删除的块模型,使用注释掉或通过评论。当你使用注释掉,信号被终止并接地。当你使用通过评论信号通过。

生成HDL代码时,您可以使用此功能来排除某些阻塞,如不支持HDL代码生成。金宝app

打开模型hdlcoder_comment_through_out。

open_system (“hdlcoder_comment_through_out”)

注释掉的代码生成器支持块时,输出信号是金宝app未使用的。生成的代码分配一个恒定的值0在输出信号。的Dut_CommentOut子系统包含块被注释掉了。

open_system (“hdlcoder_comment_through_out / DUT_CommentOut / Generated_CommentOut”)

当您生成代码,这个硬件描述语言(VHDL)®代码生成的DUT_CommentOut分配给子系统显示一个常数零价值着干活。

体系结构rtl的生成的是

——信号信号TmpGroundAtData_Type_DuplicateInport1_out1:签署(15报纸0);——sfix16_En6

开始,不支持的块金宝app

TmpGroundAtData_Type_DuplicateInport1_out1 < = to_signed (16 # 0000 #、16);

着干活< = std_logic_vector (TmpGroundAtData_Type_DuplicateInport1_out1);

结束rtl;

代码生成器支持模块,通过发表评论。金宝app生成的代码将输入信号传递到输出。的Dut_CommentThrough评论通过子系统包含块。

open_system (“hdlcoder_comment_through_out / DUT_CommentThrough / Generated_CommentThrough”)

当您生成代码Dut_CommentThrough子系统,硬件描述语言(VHDL)的代码所示三机一体通过对着干活。

体系结构rtl的Generated_CommentThrough是

开始,不支持的块金宝app

着干活< =三机一体;

结束rtl;