主要内容
使用DocBlock
您可以使用一个或多个DocBlock块将自定义HDL代码集成到您的设计中。
何时使用DocBlock集成自定义代码
如果要将HDL代码保留在模型中，而不是作为单独的文件，请使用DocBlock集成自定义HDL代码。文章中的文本DocBlock是您的自定义VHDL®或Verilog®密码
你包括每个人DocBlock它包含自定义HDL代码，方法是将其放置在黑盒子系统中，并将黑盒子系统包含在DUT中。每个黑盒子系统生成一个HDL文件。
自定义代码集成的备选方案
如何使用DocBlock集成自定义代码
在DUT的任何层次结构中，添加一个子系统块
对于子系统块，在“HDL块特性”对话框中：
设置建筑学到
黑匣子.自定义黑盒子系统接口，使其与自定义HDL代码接口匹配。要了解有关自定义黑盒界面的更多信息，请参阅自定义黑盒或HDL协同模拟界面.
在子系统中，添加一个DocBlock块
对于DocBlock，在“HDL块特性”对话框中：
设置建筑学到
HDLText.设置目标语言到你的目标语言
Verilog或VHDL˙.
在DocBlock，输入自定义Verilog的HDL代码
单元或VHDL实体.语言必须与语言相匹配DocBlock目标语言背景
限制
包含DocBlock不能是顶级DUT。
黑盒子系统中最多可以有两个DocBlock块。如果你有两个DocBlock积木，必须有目标语言着手
VHDL，另一个一定有目标语言着手Verilog.生成代码时，HDL编码器™ 仅集成来自DocBlock与代码生成的目标语言匹配的。
实例
这个hdlcoderIncludeCustomHdlUsingDocBlockExample该模型展示了如何使用将自定义VHDL和Verilog代码集成到您的设计中DocBlock块
相关话题
您还可以从以下列表中选择网站：
