主要内容

isvector

确定输入向量

描述

例子

TF = isvector (一个)返回逻辑1(真正的)如果一个是一个向量。否则,它将返回逻辑0()。一个向量是一个二维数组大小为1)×(N或N×1,其中N是一个非负整数。

例子

全部折叠

创建一个2×2矩阵。确定它是一个矢量。

= (1 - 2;3 4];TF = isvector (A)
TF =逻辑0

检查是否矩阵的第一列是一个矢量。

TF = isvector ((: 1))
TF =逻辑1

检查是否矩阵的第一行是一个矢量。

TF = isvector ((1,:))
TF =逻辑1

创建一个标量,它是一个数组1×1。

= 5;

确定的标量一个也是一个向量。

TF = isvector (A)
TF =逻辑1

创建一个数组的字符。确定它是一个矢量。

一个=“Hello, World !”;TF = isvector (A)
TF =逻辑1

检查的尺寸一个使用大小一个是一个1-by-13特征向量。

深圳=大小(一个)
深圳=1×21)13

现在创建一个字符串标量通过将一块文本包含在双引号。

一个=“你好,世界!”;

检查是否标量一个也是一个向量。

TF = isvector (A)
TF =逻辑1

输入参数

全部折叠

输入数组,指定为一个标量、向量矩阵,或多维数组。

算法

  • 如果输入数组一个有超过两个维度,然后呢isvector (A)总是返回逻辑0()。例如,数组大小1-by-1-by-N不是一个向量。

  • isvector (A)函数没有任何特殊行为维度的长度等于0。例如,isvector (A)返回逻辑1(真正的如果是0-by-1的大小)。但是,isvector (A)返回逻辑0(如果是0-by-3的大小)。

扩展功能

C / c++代码生成
生成C和c++代码使用MATLAB®编码器™。

GPU的代码生成
生成NVIDIA的CUDA®代码®GPU使用GPU编码器™。

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

版本历史

之前介绍过的R2006a