位设置

设置指定的存储整数

扩展所有的页面

库:
金宝app模型/逻辑和位运算
高密度脂蛋白编码器/逻辑和位运算

描述

一点一点集块集指定的存储整数。扩展将被忽略。

您可以指定的位被设置为一个一些指数参数,零是最低有效位。

例子

使用一些组块

如果一些设置块打开2位2位设置为1。

打开生活的脚本

港口

输入

全部展开

Port_1- - - - - -输入信号
标量或矢量

输入信号与指定的存储整数。

数据类型:单|双|布尔|不动点

输出

全部展开

Port_1- - - - - -输出信号
标量或矢量

输出信号与指定的位设置为1。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

参数

全部展开

一些指数- - - - - -一些指数
0(默认)|标量或矢量

一点一点在0指数是最低有效位。

编程使用

块参数:iBit

类型:特征向量

值:正整数

默认的:' 0 '

块特征

数据类型	`布尔^一个`\|`不动点`\|`整数`
直接引线	`是的`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`
^一个位运算不推荐使用布尔信号。

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。

高密度脂蛋白架构

这一块有一个默认的HDL的架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是`0`。更多细节,请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)。
InputPipeline	数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅InputPipeline(高密度脂蛋白编码器)。
OutputPipeline	数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅OutputPipeline(高密度脂蛋白编码器)。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。

版本历史

之前介绍过的R2006a

另请参阅

一些明确的|按位运算符|钻头旋转(高密度脂蛋白编码器)|一些转变(高密度脂蛋白编码器)

位设置

描述

例子

使用一些组块

港口

输入

Port_1- - - - - -输入信号标量或矢量

输出

Port_1- - - - - -输出信号标量或矢量

参数

一些指数- - - - - -一些指数0(默认)|标量或矢量

编程使用

块特征

扩展功能

C / c++代码生成使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

Port_1- - - - - -输入信号
标量或矢量

Port_1- - - - - -输出信号
标量或矢量

一些指数- - - - - -一些指数
0(默认)|标量或矢量

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。