按位运算符

输入指定的逐位运算

扩展所有的页面

库:
金宝app模型/逻辑和位运算
高密度脂蛋白编码器/逻辑和位运算

描述

的按位运算符块执行逐位运算你指定一个或多个操作数。不同的逻辑操作逻辑运算符块,逐位操作治疗操作数的矢量位而不是单个值。

块操作限制

的按位运算符块不支持转移操作。金宝app移位操作,使用移位运算块。

当配置为一个多输入XOR门,这个块执行根据IEEE模2加^®标准逻辑元素。

例子

无符号位操作符的输入块

位操作符如何块为无符号输入工作。

打开脚本

位操作符的输入块签署

如何通过位操作符块适用于输入签名。

打开脚本

WWV数字接收机同步和检测

一个数字接收机的实现时间同步的代码信息广播电台WWV和解码显示时间信息。例子使用仿真软件®,DSP系统工具箱™和S金宝apptateflow与MATLAB®®产品功能块实现一个简单的非相干数字接收机。下载188bet金宝搏

港口

输入

全部展开

Port_1- - - - - -输入信号
标量|向量

输入信号,指定为一个标量或矢量。

NOT操作符只接受一个输入,它可以是一个标量或矢量。如果输入是一个向量,输出是相同大小的一个向量包含位逻辑输入向量元素的补充。
一个向量输入,块操作(NOT操作符除外)适用于向量的所有元素。
为两个或两个以上的输入块之间执行的操作的所有输入。如果输入向量,块执行操作相应元素的向量之间产生一个向量输出。

数据类型:int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点

输出

全部展开

Port_1- - - - - -输出信号
标量|向量

指定的输出信号作为输出数据类型,块继承自驱动块,必须代表零到底。满足这个条件的数据类型包括签署和无符号整数数据类型。

块的大小输出取决于输入的数量,向量的大小,您选择运营商。如果你不指定位元遮罩,输出是一个标量。如果你指定一个位元遮罩,输出是一个矢量。

数据类型:int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点

参数

全部展开

操作符- - - - - -位逻辑运算符
(默认)|和|和| NAND | XOR |

指定块位逻辑运算符的操作数。

你可以选择其中一个逐位操作:

逐位运算	描述
和	如果相应的比特都是真实的
或	如果至少有一个相应的位是正确的
与非	如果至少有一个相应的位是错误的
也不	如果没有相应的位是正确的
XOR	如果相应奇数位是正确的
不	真如果输入是假的(只有单个输入)

编程使用

块参数:logicop

类型:特征向量

值:”和“|”或“|“与非”|“也”|“异或”|“不是”

默认的:”和“

使用位元遮罩- - - - - -选择使用位元遮罩
检查(默认)|

选择使用位元遮罩。清除此复选框允许数量的输入端口和禁用位元遮罩和把面具当做。

编程使用

块参数:UseBitMask

类型:特征向量

值:“关闭”|“上”

默认的:“上”

数量的输入端口- - - - - -数量的输入信号
1(默认)|整数

指定输入的数量。你可以有一个以上的输入端口。

依赖

清理使用位元遮罩复选框允许数量的输入端口和禁用位元遮罩和把面具当做。

编程使用

块参数:NumInputPorts

类型:特征向量

值:正整数

默认的:' 1 '

位元遮罩- - - - - -位元遮罩与一个单一的输入
bin2dec(默认)

指定位元遮罩与一个单一的输入。这个参数读值为十六进制值。

您可以使用掩码设置,输入得到,或清除。

执行……	设置操作参数……	和创建一个位元遮罩……
位设置	或	1为每个对应输入你想设置为1
一些明确的	和	0为每个对应输入你想设置为0
位获得	和	1为每个对应的输入一些你想要

假设您想设置一个8位的第四位输入向量。位掩码是00010000,您可以指定2 ^ 4为位元遮罩参数。明确一点,将11101111位元遮罩,您可以指定2 ^ 7 + 2 ^ 6 + 2 ^ 5 + 2 ^ 3 + 2 ^ 2 + 2 + 2 ^ 0 ^ 1为位元遮罩参数。

提示

不要使用一个面具大于53位。否则,一个错误信息出现在模拟。

依赖

这个参数是只有当您选择使用位元遮罩。

编程使用

块参数:位掩码

类型:特征向量

值:正整数

默认的:' bin2dec (' 11011001 ') '

把面具当做- - - - - -把面具当做一个真实的价值或存储整数
`存储整数`(默认)|`现实世界的价值`

指定是否把面具当做真实的价值或存储整数。

编码方案是V=平方+B描述的一样,扩展(定点设计师)在定点设计师™文档。现实世界的价值将面具V。存储整数将面具问。

依赖

这个参数是只有当您选择使用位元遮罩。

编程使用

块参数:BitMaskRealWorld

类型:特征向量

值:“实际价值”|“存储整数”

默认的:“存储整数”

块特征

数据类型	`布尔^一个`\|`不动点`\|`整数`
直接引线	`没有`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`
^一个位运算不推荐使用布尔信号。

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。

高密度脂蛋白架构

这一块有一个默认的HDL的架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是`0`。更多细节,请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)。
InputPipeline	数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅InputPipeline(高密度脂蛋白编码器)。
OutputPipeline	数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅OutputPipeline(高密度脂蛋白编码器)。

按位运算符

描述

块操作限制

例子

无符号位操作符的输入块

位操作符的输入块签署

WWV数字接收机同步和检测

港口

输入

Port_1- - - - - -输入信号
标量|向量

输出

Port_1- - - - - -输出信号
标量|向量

参数

操作符- - - - - -位逻辑运算符
(默认)|和|和| NAND | XOR |

编程使用

使用位元遮罩- - - - - -选择使用位元遮罩
检查(默认)|

编程使用

数量的输入端口- - - - - -数量的输入信号
1(默认)|整数

依赖

编程使用

位元遮罩- - - - - -位元遮罩与一个单一的输入
bin2dec(默认)

依赖

编程使用

把面具当做- - - - - -把面具当做一个真实的价值或存储整数
`存储整数`(默认)|`现实世界的价值`

依赖

编程使用

块特征

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

按位运算符

描述

块操作限制

例子

无符号位操作符的输入块

位操作符的输入块签署

WWV数字接收机同步和检测

港口

输入

Port_1- - - - - -输入信号标量|向量

输出

Port_1- - - - - -输出信号标量|向量

参数

操作符- - - - - -位逻辑运算符(默认)|和|和| NAND | XOR |

编程使用

使用位元遮罩- - - - - -选择使用位元遮罩检查(默认)|

编程使用

数量的输入端口- - - - - -数量的输入信号1(默认)|整数

依赖

编程使用

位元遮罩- - - - - -位元遮罩与一个单一的输入bin2dec(默认)

依赖

编程使用

把面具当做- - - - - -把面具当做一个真实的价值或存储整数存储整数(默认)|现实世界的价值

依赖

编程使用

块特征

扩展功能

C / c++代码生成使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

Port_1- - - - - -输入信号
标量|向量

Port_1- - - - - -输出信号
标量|向量

操作符- - - - - -位逻辑运算符
(默认)|和|和| NAND | XOR |

使用位元遮罩- - - - - -选择使用位元遮罩
检查(默认)|

数量的输入端口- - - - - -数量的输入信号
1(默认)|整数

位元遮罩- - - - - -位元遮罩与一个单一的输入
bin2dec(默认)

把面具当做- - - - - -把面具当做一个真实的价值或存储整数
`存储整数`(默认)|`现实世界的价值`

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。