间隔测试
确定信号是否在指定的时间间隔
库:
金宝app模型/逻辑和位运算
描述
的间隔测试块输出正确(1
)如果输入指定的值之间下限和上限参数。块输出错误(0
外)如果输入这些值。块的输出输入=下限或者是上限取决于你是否选择闭区间上左和在闭区间复选框。
港口
输入
Port_1- - - - - -输入信号
标量向量矩阵| | |天数组
输入信号,指定为一个标量、向量,矩阵,或一天数组。
限制
当输入信号是一个枚举类型,上限和下限值必须是相同的枚举类型。
数据类型:单
|双
|int8
|int16
|int32
|int64
|uint8
|uint16
|uint32
|uint64
|布尔
|不动点
|枚举
输出
Port_1- - - - - -输出信号
标量向量矩阵| | |天数组
输出信号指示输入值是否在指定的时间间隔。您可以指定输出数据类型作为布尔
或uint8
。
数据类型:uint8
|布尔
参数
在闭区间- - - - - -包括上限价值
在
(默认)|从
选中此复选框时,上限中包含的间隔块输出正确(1
)。
编程使用
块参数:IntervalClosedRight |
类型:特征向量 |
价值观:“上”|“了” |
默认值:“上” |
上限- - - - - -区间的上限
0.5
(默认)|标量向量矩阵| | |天数组
的上限的间隔块输出正确(1
)。
编程使用
块参数:uplimit |
类型:特征向量 |
价值观:标量向量矩阵| | |天数组 |
默认值:“0.5” |
闭区间上左- - - - - -包括下限值
在
(默认)|从
选中此复选框时,下限中包含的间隔块输出正确(1
)。
编程使用
块参数:IntervalClosedLeft |
类型:特征向量 |
价值观:“上”|“了” |
默认值:“上” |
下限- - - - - -区间的下限
-0.5
(默认)|标量向量矩阵| | |天数组
区间的下限的块输出正确(1
)。
编程使用
块参数:lowlimit |
类型:特征向量 |
价值观:标量向量矩阵| | |天数组 |
默认值:“-0.5” |
输出数据类型- - - - - -输出数据类型
布尔
(默认)|uint8
指定输出数据类型布尔
或uint8
。
编程使用
块参数:OutDataTypeStr |
类型:特征向量 |
价值观:“布尔”|“uint8” |
默认值:“布尔” |
块特征
数据类型 |
|
直接引线 |
|
多维信号 |
|
适应信号 |
|
讨论二阶导数过零检测 |
|
扩展功能
C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app
HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。
影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。
体系结构 | 描述 |
---|---|
模块 (默认) |
生成代码的子系统和模块内的子系统。 |
黑箱 |
生成一个黑盒接口。生成的HDL代码只包含的输入/输出端口定义子系统。因此,您可以使用一个子系统在你现有的模型生成一个接口,手工编写HDL代码。 黑箱子系统的接口生成类似于模型块接口生成没有时钟信号。 |
|
从生成的代码删除子系统。您可以使用在模拟子系统,然而,把它当作“无为法”HDL代码。 |
为黑箱
架构,您可以自定义端口名称和外部组件的属性设置界面。看到定制黑盒或高密度脂蛋白Cosimulation接口(高密度脂蛋白编码器)。
一般 | |
---|---|
AdaptivePipelining | 基于合成工具,自动管道插入目标频率和乘数单词长度。默认值是 |
BalanceDelays | 沿着一条路径检测引入新的延迟和插入延迟匹配路径。默认值是 |
ClockRatePipelining | 以更快的时钟频率,而不是插入管道寄存器数据速率越慢。默认值是 |
ConstrainedOutputPipeline | 寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是 |
DistributedPipelining | 流水线寄存器分配,或以登记。默认值是 |
DSPStyle | 乘数合成属性映射。默认值是 |
FlattenHierarchy | 从生成的HDL代码删除子系统的层次结构。默认值是 |
InputPipeline | 数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是 |
OutputPipeline | 数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是 |
SharingFactor | 数量的功能与资源映射到一个共享资源。缺省值是0。另请参阅资源共享(高密度脂蛋白编码器)。 |
StreamingFactor | 并行数据路径,或向量,时间多路转换成串行,标量数据路径。默认是0,实现完全并行数据路径。另请参阅流媒体(高密度脂蛋白编码器)。 |
如果这个物体不是DUT,块的属性设置目标规范选项卡将被忽略。在高密度脂蛋白工作流顾问,如果你使用IP核心代规范工作流程,这些目标块属性值与模型保存。如果你指定这些目标规范块属性值使用hdlset_param
,当你打开HDL工作流顾问,填充的字段对应的值。
目标规范 | |
---|---|
AdditionalTargetInterfaces | 额外的目标接口,指定为一个特征向量。 保存这个块属性模型,设置目标接口的任务IP核心代工作流,DUT对应端口,你想添加更多的接口,选择添加更多的……。然后您可以添加更多的接口添加新的目标界面对话框。指定接口的类型、数量的额外接口,并为每个额外的接口一个唯一的名称。 价值观: 例子: |
ProcessorFPGASynchronization | 处理器/ FPGA同步模式,指定为一个特征向量。 保存这个块属性模型,指定处理器/ FPGA同步在设置目标接口的任务IP核心代工作流。 价值观: 例子: |
TestPointMapping | 保存这个块属性模型,指定测试点的映射端口的目标平台的接口设置目标接口的任务IP核心代工作流。 价值观: 例子: |
TunableParameterMapping | 保存这个块属性模型,指定目标平台接口的可调参数的映射端口设置目标接口的任务IP核心代工作流。 价值观: 例子: |
AXI4RegisterReadback | 保存这个块属性模型,指定是否要上启用回读AXI4下属写寄存器中生成RTL代码和IP核心的任务IP核心代工作流。欲了解更多,请看模型设计AXI4奴隶接口的一代(高密度脂蛋白编码器)。 价值观: |
AXI4SlaveIDWidth | 拯救这个块属性模型,指定的数量AXI经理接口,你想连接到DUT IP核心来使用AXI4奴隶ID宽度设置在生成RTL代码和IP核心的任务IP核心代工作流。欲了解更多,请看定义多个阿喜在参考设计主界面访问DUT AXI4奴隶接口(高密度脂蛋白编码器)。 价值观: |
AXI4SlavePortToPipelineRegisterRatio | 拯救这个块属性模型,指定AXI4下属端口的数量你想要一个流水线寄存器使用AXI4流水线寄存器比奴隶港口设置在生成RTL代码和IP核心的任务IP核心代工作流。欲了解更多,请看模型设计AXI4奴隶接口的一代(高密度脂蛋白编码器)。 价值观: |
GenerateDefaultAXI4Slave | 保存这个块属性模型,指定是否要禁用默认AXI4下属接口的一代生成RTL代码和IP核心的任务IP核心代工作流。 价值观: |
IPCoreAdditionalFiles | Verilog®或硬件描述语言(VHDL)®在你的设计文件黑匣子。指定每个文件的完整路径,和单独的文件名称和一个分号(;)。 你可以设置这个属性在高密度脂蛋白工作流顾问额外的源文件字段。 价值观: 例子: |
IPCoreName | IP核名称,指定为一个特征向量。 你可以设置这个属性在高密度脂蛋白工作流顾问IP核心名称字段。如果将此属性设置为默认值,高密度脂蛋白工作流顾问构造的IP核心的名字基于DUT的名称。 价值观: 例子: |
IPCoreVersion | IP核心版本号,指定为一个特征向量。 你可以设置这个属性在高密度脂蛋白工作流顾问IP核心版本字段。如果将此属性设置为默认值,高密度脂蛋白工作流顾问设置IP核心版本。 价值观: 例子: |
IPDataCaptureBufferSize | FPGA数据捕获缓冲区大小,指定为一个特征向量。使用FPGA数据捕捉观察信号在设计运行在一个FPGA。 缓冲区的大小使用值128 * 2 ^ n,其中n是一个整数。默认情况下,缓冲区大小是128 (n = 0)。n的最大价值是13,这意味着缓冲区大小的最大值是1048576 (= 128 * 2 ^ 13)。 价值观: 例子: |
PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app
定点转换
设计和模拟使用定点定点系统设计师™。
版本历史
之前介绍过的R2006a
另请参阅
MATLAB命令
你点击一个链接对应MATLAB命令:
运行该命令通过输入MATLAB命令窗口。Web浏览器不支持MATLAB命令。金宝app
你也可以从下面的列表中选择一个网站:
表现最好的网站怎么走吗
选择中国网站(中文或英文)最佳站点的性能。其他MathWorks国家网站不优化的访问你的位置。